|
发表于 2013-9-13 21:57:37
|
显示全部楼层
本帖最后由 andy2000a 于 2013-9-13 22:08 编辑
1. 使用verilog code 但為何是 primay.vhd ?
VHD 不是 VHDL 嗎 ?
2. 那連線圖用 visio ..怎不使用 pdf ? 有些電腦看不了 visio 吧 ..
3. OpenRISC开发环境的Ubuntu
=> Where ?
另外 問個笨問題 , Risc 不是 RTL code , 直接 windows OS 下 modelsim 直接simulation 就好 ,
為何還要弄 virtualBox + ubuntu ?
還是說在 ubuntu 上 c code 編為 binary -> 給 modelsim 內 Open Risc CPU 來跑?
但是 就算能跑 也不知道 跑得如何 .
以前是看過朋友 開發, 類似 是 把 rtl -> FPGA 後 , fpga 直接 run linux os
CPU源代码分析与芯片设计及Linux移植
=> 沒看過 ..
我是做模擬 買書來純是好奇 |
|