一个AXI总线IP核应该包含什么？

wojiuai

小弟刚刚接触总线这一块。老师要求写一个AXI的IP核，可是我现在无从下手。AXI的官方说明甚至AHB的官方说明我也已经看完了，还有是xilinx的那个guide，在网上也找了一些资料。
可是真正准备下手写程序的时候却不知道一个这样的总线IP核应该包含什么内容？

我看网上有部分资料是AXI和SPI的接口这样的转换IP核，这样的IP核的interface倒是挺容易理解。
也有一部分是AXI总线的控制器，一般就包含master的代码 arbiter的代码 以及slave的代码 好像有的比较高级的还需要有个cross的，可是这样的结构我就不理解了，如果说我现在已经写好了一个master的代码和slave的代码，他们之间也可以互相通信，那写出来的这个master或者slave如何和真正需要用AXI进行数据传输的IP核进行连接呢？或者说如果某一个IP核需要AXI进行传输，那就应该把AXI总线协议直接写在这个IP核里面而不是只是留出一个接口吗？
如果不能连接，那这样写出来的总线控制器是不是就是所谓的BFM？而且如果不能连接，这样的BFM有什么作用？

所以请问一下各位大神，如果要写一个AXI总线控制器的IP核，应该包含一些什么样的内容呢？如果是写出了master的话，那应该怎样和已有的IP进行连接呢？难道是一定要和另外的总线进行桥接才是可以写出interface的？

十分十分希望得到论坛上各位大神的指导！

newnewsitter

老师让你写的应该是interconnect
包括arbiter，decoder，control FSM，ID dispatcher，address queue，data queue，slave/master interface等等
给你个代码列表自己去猜吧。

AXI

wojiuai

非常感谢！！！！
请问楼上的代码列表是在哪里得到的呢？如果是涉密的话那就算了 如果不是的话请问可以告知是在哪里可以找到这个资料呢

newnewsitter

confidential, sorry. 不过很羡慕您有时间和项目自己去开发这样可以作为行业标准的IP，以后对AXI的理解将更加深入，AXI是可以自行调整pipeline的哦。

starsoi

AMBA(AHB)和AXI差不多吧，可以参考gaisler的grlib里的amba实现，是开源的：http://www.gaisler.com/index.php/downloads/leongrlib
那个网页上的grlib user's manual有介绍ahb总线的设计概念。
LZ你说了一大堆，但看不明白你到底要做的是总线控制器？挂在总线上的一个master？还是挂在总线上的一个slave？总线的简单通信过程是这样的，首先由master发起一个请求，告诉总线控制器（带有arbiter功能）我要掌握总线的控制权（因为可能有多个master同时访问），总线控制器回给master一个同意控制的回答并且将master的数据信号（比如address, write/read, writedata/readdata）接入总线，这些信号将会被所有slave收到。每个slave都有一个自己的地址范围，如果master发出的地址是在某个slave的地址范围之内，总线控制器会通过一个select信号告诉那个slave，你被选中了，你应该对总线上的address, write/read...进行处理。所以每个slave里都会有一个fsm来处理这些总线信号（select, address, write/read...）

sijige

每个IP供应商的设计不一样的

wojiuai

谢谢各位大神的指导~！这个问题得好好分析一下 现在在看AHB和AXI3的代码。

hello20072827

回复 7# wojiuai


   老兄有AXI代码啊，能否传一份来研究研究呢？sczhangheng@163.com，谢谢！

martinz

已说是confidential,ARM网站可以下到文档及参考

chris_li

回复  wojiuai


   老兄有AXI代码啊，能否传一份来研究研究呢？，谢谢！
hello20072827 发表于 2013-8-28 20:08

                               
登录/注册后可看大图

免费拿？还要给你传过去？