在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1888|回复: 2

[讨论] 在ASIC whole_chip设计时,是怎么做ESD保护的?

[复制链接]
发表于 2013-6-15 17:42:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
RT,那些大侠清楚呀,是IO cell已经合并了ESD 单元,还是怎么做的
发表于 2013-6-17 16:50:15 | 显示全部楼层
ESD 一般都是放在离PAD最近的地方做,这样才能保护住内部的电路,所以一般都在IOcell里面
 楼主| 发表于 2013-6-18 10:17:01 | 显示全部楼层
回复 2# warmheard


    我猜也是,来求证一下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-25 17:42 , Processed in 0.032427 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表