在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 爱玩

RTL编码指南(中文版,关键词:verilog,FPGA,可重用设计)

[复制链接]
发表于 2008-9-4 00:19:13 | 显示全部楼层
先下了再说
发表于 2008-9-7 05:24:00 | 显示全部楼层
感谢提供           

资料很好
发表于 2008-9-7 11:54:14 | 显示全部楼层
发表于 2008-9-10 12:03:34 | 显示全部楼层
Thanks for sharing.
非常好的资料.
发表于 2008-9-11 19:10:57 | 显示全部楼层
好东东
头像被屏蔽
发表于 2008-10-6 16:48:17 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2008-10-7 18:29:36 | 显示全部楼层
都是好东西
发表于 2008-10-7 18:30:46 | 显示全部楼层
再顶一次
发表于 2008-10-7 20:15:10 | 显示全部楼层

vd

這個文件相當的不錯,實在是太感謝大大們的分享好物了。
发表于 2008-10-7 20:43:22 | 显示全部楼层
谢谢整理,
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 09:56 , Processed in 0.019580 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表