ESD困惑

feiyufox

我想LZ的意思是
如果两个NMOS管D端都与PAD直接相连，其中一个画成ESD rule，作为ESD保护管用，另一个按普通规则
为什么或如何使作为ESD管用的那个先导通，从而保证另一个管不被烧坏

我也想问..........

jamesccp

1，楼主所谓的ESD管和普通管子的差异在哪儿？ 尺寸？D端有SAB？ESD注入？

gaojun927

回复 1# cmosdesigner

这是个好问题。看水木上也在同步解答，似乎比这里的解答质量好一点。我个人理解lz所说的esd rule，就是加大drain到gate距离，加sab。从感觉上来说这样只是为了帮助均匀导通，对触发电压的影响应该不大。对触发电压影响大的应该是gate上那个电阻，形成了RC结构帮助触发。所以如果同时在pad附近放置，没有其他帮助真不好说谁先开。也许这就是有些foundry的IO ESD不是那么好用的原因。

luodennis

因为普通MOS管会有LDD结构，因此在LDD会有尖端，如果用作ESD管，会导致尖端先击穿而不是DB击穿。
ESD implant则是要消除LDD结构。

wspyl

好好学习一下

xiaoquanic

学习了，好帖支持一下

体元主人

电路是什么样的，如果就两个并联，一个esd画法，一个普通画法，那esd来的时候普通的直接坏掉了

baby_fairy

学习了

andy2000a

因为普通MOS管会有LDD结构，因此在LDD会有尖端，如果用作ESD管，会导致尖端先击穿而不是DB击穿。
ESD impl ...
luodennis 发表于 2013-8-6 15:46

                               
登录/注册后可看大图

    消除LDD  一般来说是 mos Rd rs 变大一些 , 还有一般ESD 如 ggnmos .

其实应说 esd device .
就是当发生时走 让esd 能量走掉用, 但是 不会烧掉 .

两个一样 nmos 如果不走 esd 改走一般 NMOS 那就烧掉 .

至於一般说低阻抗, 就是希望打esd 时, esd cell 看到比较低阻抗
可以优先走那条路 .

UHV (500v ~800v) ESD  难做, 因为阻抗不低.
跟本都不知道该如何设计 esd cell.
不知道有没有 800V esd 设计.

jiangbing1975

首先这两个NMOS在电路上（NMOS本身还有各端的连结情况）是否完全一样？
如果不一样，那就cese by case讨论。
其次要看满足ESD rule的NMOS是否具有PESD注入（用来降低D端PN结的击穿电压）？如果有，那么满足ESD rule的NMOS先开启。
最后如果电路上完全一样，那么这两个NMOS均应该定义为ESD器件（直接和PAD连结的器件），版图上均应该满足ESD rule。否则由于LDD和salicede的存在，不满足ESD rule的器件一定先开启，且ESD性能受制于该NMOS，ESD性能应该非常差。