在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 9056|回复: 18

[求助] 该结构是否会引起Latch-up?

[复制链接]
发表于 2013-5-28 09:27:34 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 limenglm 于 2013-5-28 09:44 编辑

如图所示:
我在PAD和内核之间插入一个衬底环和N+环,当PAD上出现高压(>VDD)时,会引起Latch-up吗?
问1:纵向PNP导通时,引起P-sub电压抬高,但能否抬高到>VDD?
问2:即使P-sub电压抬高到>VDD,因为横向NPN的基极电压(P-sub)高于发射极(VDD)和集电极(VDD),无法形成正反馈?
请高手指教。
1、版图结构
版图结构.bmp
2、剖面示意图
剖面图.bmp
3、等效电路图

等效电路图.bmp
发表于 2013-5-28 14:15:02 | 显示全部楼层
应该不会吧,除非PNP那个pad点能想电源或地一样提供持续电流。
发表于 2013-5-28 18:56:20 | 显示全部楼层
本帖最后由 729050850 于 2013-5-28 19:12 编辑

ESD管钳位最高到VDD+0.7,  Psub它再高也不可能高于VDD    pnpn中的第四个n指的是nmos的源极 而不是N Guard ring
 楼主| 发表于 2013-5-28 19:08:52 | 显示全部楼层
回复 3# 2# 729050850
谢谢答复。
跟一个专家讨论过,该结构不会产生闩锁。
发表于 2013-7-30 15:19:15 | 显示全部楼层
你这个pmos和nmos在物理距离上隔了一个pad已经很远了,再加上保护环,不会出现latch-up的现象。
发表于 2013-8-9 14:53:54 | 显示全部楼层
相反对防止L/U有作用
发表于 2013-8-9 16:44:21 | 显示全部楼层
没得事
发表于 2013-8-15 17:57:13 | 显示全部楼层
你旁边不时有VSS么,这个也会形成PNPN结构的,只要距离足够latch up不是必然把
发表于 2013-8-20 14:52:08 | 显示全部楼层
高手如云啊?
发表于 2013-8-20 15:01:08 | 显示全部楼层
你已经用了保护环了,而且距离如此大。应该很不用担心。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 11:02 , Processed in 0.027289 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表