在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1806|回复: 0

[求助] spectreVerilog数模混合仿真问题

[复制链接]
发表于 2013-5-14 15:26:10 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 nervalt 于 2013-5-14 16:10 编辑

RT,电路是用spectreVerilog进行的混合仿真,在数字模块,设置了个复位信号,即从25ns开始作用。
整体仿真时,设定仿真时间为100ns,观察其中一个数字模块的输出(数字信号)如下图
2013-05-14_134406.jpg

设定仿真时间为2us时,观察同样的输出信号,结果却只能显示25ns
2013-05-14_151727.jpg


有没有大侠遇到过类似情况?谢谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 04:36 , Processed in 0.049511 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表