逻辑验证与Testbench 编写(节选自《Verilog 设计与验证》吴继华、王诚)

易鼎 · 发表于 2007-7-13 21:19:23

谢谢，刚开始学这方面的东西，苦于没有项目做，只是从论坛里下点高手们的经验

easybad · 发表于 2007-7-14 09:31:27

好啊！！！！！！！！！！！！！！！！

anchoret · 发表于 2007-7-17 10:17:19

thx a lot

lining2168 · 发表于 2007-7-18 00:21:23

谢谢楼主，学习一下

bryan_wang · 发表于 2007-9-8 14:42:15

的确是个好东西啊~

zy_sh_npk · 发表于 2007-9-8 23:28:44

看看，谢谢了！

zy_sh_npk · 发表于 2007-9-8 23:29:38

好书，可惜只有一章！再次感谢了！

guji163 · 发表于 2007-9-12 13:46:23

顶起来啊！！！！！！！！！！！！1111

wusuowei232 · 发表于 2007-9-16 18:51:20

xie xie fenxiang heeh

zeno83121 · 发表于 2007-9-17 10:31:59

thank you!

站长推荐 /1