逻辑验证与Testbench 编写(节选自《Verilog 设计与验证》吴继华、王诚)

wice3 · 发表于 2007-1-12 20:46:52

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

材料共40页pdf
在本章
重点介绍仿真的概念，仿真平台的搭建，以及如何利用高效的仿真平台来验证设计等话题。
主要内容如下：
· 概述；
· 建立Testbench，仿真设计；
· 实例：CPU 接口仿真；
· 结构化Testbench 思想；
· 实例：结构化Testbench 的编写；
· 扩展Verilog 的高层建模能力。

--对想要学习使用verilog hdl写testbench的朋友们，千万不要错过这个资料。里面有丰富易懂的实例
对想要了解功能验证方法和高效仿真平台的搭建的朋友，也是个不错的资料。

wice3 · 发表于 2007-1-27 20:45:46

好东西居然沉了，重新顶起来.........

tspen · 发表于 2007-1-27 20:49:49

谢谢分享

viewsult · 发表于 2007-1-28 13:42:25

wonderful,great support

yuanchuang · 发表于 2007-1-28 20:21:21

好东西啊啊

Alvin · 发表于 2007-1-31 14:21:32

3q，看看先

wallacebooth · 发表于 2007-2-9 16:50:32

多谢楼主。

hclin · 发表于 2007-3-5 12:42:07

It is veery good !

tangerui · 发表于 2007-3-5 23:15:37

挺好的资料啊

天堂雨 · 发表于 2007-3-6 22:29:50

速度真是太慢了，等啊等

账号		自动登录	找回密码
密码			注册

逻辑验证与Testbench 编写(节选自《Verilog 设计与验证》吴继华、王诚)

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

慢

浏览过的版块

站长推荐 /1