一般内部信号 fanout 过大怎么解决？！！

yujiexie · 发表于 2013-5-11 22:07:49

您需要登录才可以下载或查看，没有账号？注册

x

如题。。。。。。

lwukang · 发表于 2013-5-11 23:33:44

扇出过大你就把信号复制几个，逻辑复制。

挂在天边的鱼 · 发表于 2013-5-12 08:28:50

回复 1# yujiexie

扇出过大：
1.复制逻辑，用多个相同的信号来驱动。这个一般在综合器中设置MAX_FANOUT的值，超出这个值就会自动复制逻辑实现；
2.将扇出过大的信号放入全局时钟网络，走全局网络，这样延时和驱动能力都不会有问题；

yujiexie · 发表于 2013-5-12 11:37:00

回复 3# 挂在天边的鱼

将扇出过大的信号放入全局时钟网络，走全局网络，这样延时和驱动能力都不会有问题；
这个没怎么看明白呢？不是时钟信号也能放到什么时钟网络么？谢谢答复

yujiexie · 发表于 2013-5-12 11:39:13

回复 3# 挂在天边的鱼

看到你之前的帖子了~~“下降沿触发的信号（复位rst_n等）在上全局网络时，不同综合工具的实现结果”好像明白了！！果然是高手呀！！

Lawee · 发表于 2013-5-12 13:13:24

如果没有时序问题，可以不关注。
或者在QUARTUS中是可以设置FANOUT的最大值的，操作该值部分，软件会做寄存器复制之类操作

挂在天边的鱼 · 发表于 2013-5-12 20:57:19

回复 4# yujiexie

嗯，fpga内部的信号基本都可以放到全局时钟网络上，除了少部分特殊走线的

szr2012 · 发表于 2013-5-13 21:45:27

回复 3# 挂在天边的鱼
正解

signallv · 发表于 2013-5-16 13:44:25

set_max_fanout，这个综合工具就能解决fanout的问题，不用修改rtl代码。

[求助] 一般内部信号 fanout 过大怎么解决？！！