采用Virtex5_FF1136_LX50T设计千兆网口，感觉FPGA没有工作啊

cedarxiaomaoyu

求助求助~~~~
1.利用FPGA Virtex5_FF1136_LX50T 进行千兆网口的设计，采用verilog语言，ISE13.2
2.代码采用的opencores网站上的tri_mode_ethernet代码
3.板子上已经焊接PHY芯片ET1011C2，PHY芯片与MAC层间以GMII的模式相连焊接，在ucf中将相应信号配置到实际的管脚上
在开源代码中进行了如下修改：
添加了PHY_reset信号，并且将该信号连接到板上的一个按键复位信号
将Mdo,MdoEn合并成一个输入输出信号——inout Mdio:
assign Mdio=MdoEn?Mdo:1'bz;
现在，PHY芯片复位有反应，利用网线将千兆网口连接到PC的GE接口上可以连接上，但是本地连接显示：未识别的网络，请问这是为什么？
PC的GE适配器已经设置为：流控制打开，速度和双工为自动侦测
利用wireshark抓取数据包，cmd中利用arp -s连接IP地址和以太网MAC地址【这儿的以太网MAC地址怎么知道是多少，芯片固有还是怎么设置？】再利用cmd命令ping -w 1 -n 1 IP地址（自己设定的与本地连接IP相似的IP），wireshark只抓取到一个发送数据包，按理来说应该还有接收数据包，为什么没有收到呢？
有人说是我的PHY芯片没有工作，但是我给ET1011C芯片设置了复位且复位有效，管理接口时钟Mdc在开源代码中由Host clock产生：见eth_clockgen.v代码，应该是没有错的啊？
求各路大神指点啊？到底是哪儿出错了还是代码需要在哪儿修改什么的？