PC与FPGA通信问题

绿茶盖儿 · 发表于 2013-5-8 14:55:01

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我是想从PC上往板子上发送图像像素，用的百兆以太网传输数据。PC端用的winpcap库，可以直接在链路层上发送自定义帧，代码用C++写的，单步调试过，帧数据肯定没错误，
但是发到FPGA上，再用chipscope看波形，发现FPGA接收的数据完全不对啊，有人做过类似的东西么？
FPGA端的代码应该也没问题，我用的xilinx以太网IP核自带的例子，是不是板子哪里设置的不对，板子用的xilinx的ML605

zyj3334683 · 发表于 2013-5-8 16:23:17

基本有同样的问题...

绿茶盖儿 · 发表于 2013-5-8 16:24:41

回复 2# zyj3334683

解决了么？？

zyj3334683 · 发表于 2013-5-8 18:00:04

回复 3# 绿茶盖儿

冒。解决了就直接告诉你了...

绿茶盖儿 · 发表于 2013-5-8 19:09:39

回复 4# zyj3334683

冒？湖北人？

falloutmx · 发表于 2013-5-9 09:10:38

量过外面phy的信号吗？RX_DV和RX_DATA这几个

zyj3334683 · 发表于 2013-5-9 09:17:38

回复 5# 绿茶盖儿

这洞察力。呆久了而已...

绿茶盖儿 · 发表于 2013-5-9 10:52:28

回复 6# falloutmx

怎么量？我是直接在chipscope里看这两个信号的波形，PHY_RXD不对，但是在pc端，代码单步过，而且还用wireshark这个软件抓包分析过，发送出去数据应该是没错的，但是到了FPGA上就错了

绿茶盖儿 · 发表于 2013-5-9 16:30:12

本帖最后由绿茶盖儿于 2013-5-9 16:32 编辑

终于找到原因了
比如我PC端发送一个0x4B，那么它对应的对应的二进制为0100_1011，
按照百兆以太网IP核用户手册的描述，应该先发送低4bit，再发送高4bit，也就说FPGA端应该先后收到B、4。功能仿真的时候，IP核也确实是这样工作的。但是下载到板子上却不是这样了，FPGA实际收到的是D、2，D的二进制是1101，正好是B(1011)的逆序，2的的二进制是0010，正好是4(0100)的逆序。
这个应该是PC端发送机制的问题吧，难道我要特意把发送的数据都按二进制反序一下吗？

eaglelsb · 发表于 2013-5-9 18:46:31

可能是大小端的问题，如此真是这样，那改一下也有需要。
还比按byte反位的情况我都见过，比如你发个32位的0x1234，那你会收到0x84C2这样的。

[求助] PC与FPGA通信问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1