设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 组合电路去毛刺方法
123
返回列表 发新帖
楼主: lotus_meilian

组合电路去毛刺方法

[复制链接]
发表于 2013-9-23 22:10:16 | 显示全部楼层
好方法，学习中
回复 支持 反对

使用道具 举报

发表于 2013-9-26 11:09:25 | 显示全部楼层
谢楼主分享～
When Glitch will happen
–when more than one signals change at the same time
When you design combinational logic
–Glitch happen is expected
–If you do not get one, you are lucky only
A good engineer always remember that Combinational logic will have GLITCH
-Combinational logic will have GLITCH
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2016-1-19 16:10:21 | 显示全部楼层
kankan l e
回复 支持 反对

使用道具 举报

发表于 2016-3-23 16:21:21 | 显示全部楼层
感谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2017-11-17 12:10:35 | 显示全部楼层
谢谢，可以去出时钟毛刺吗？
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2021-12-15 16:30:03 | 显示全部楼层
谢谢，下载看看
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2021-12-16 10:09:11 | 显示全部楼层
学习一下
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2021-12-16 16:52:11 | 显示全部楼层
very better !!!  excellent  professional  datas !!!  thanks for your sharing !!!
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-11 07:27 , Processed in 0.015888 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表