在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
123
返回列表 发新帖
楼主: lotus_meilian

组合电路去毛刺方法

[复制链接]
发表于 2013-9-23 22:10:16 | 显示全部楼层
好方法,学习中
发表于 2013-9-26 11:09:25 | 显示全部楼层
谢楼主分享~
When Glitch will happen
–when more than one signals change at the same time
When you design combinational logic
–Glitch happen is expected
–If you do not get one, you are lucky only
A good engineer always remember that Combinational logic will have GLITCH
-Combinational logic will have GLITCH
发表于 2016-1-19 16:10:21 | 显示全部楼层
kankan l e
发表于 2016-3-23 16:21:21 | 显示全部楼层
感谢分享
发表于 2017-11-17 12:10:35 | 显示全部楼层
谢谢,可以去出时钟毛刺吗?
发表于 2021-12-15 16:30:03 | 显示全部楼层
谢谢,下载看看
发表于 2021-12-16 10:09:11 | 显示全部楼层
学习一下
发表于 2021-12-16 16:52:11 | 显示全部楼层
very better !!!  excellent  professional  datas !!!  thanks for your sharing !!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-1 00:55 , Processed in 0.031164 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表