急急急~~~马上出片，求教LVS，望大家多多指点啊~

Synopsys-IC

问题是这样的，现在即将出片的chip是块全数字的，很小的模块，然后外面做的PAD呢是模拟给做的，没有用foundry厂的，现在单独跑这个数字模块的LVS是没有问题的，但是leader要求把Pad和这个数字模块一起跑LVS，
问题来了，我具体的做法跟大家一起探讨一下，先将这个pad的电路图在virtuoso下提取出netlist，其格式是xxx.cdl的，然后又将数字模块在PR工具（Encounter）下生成的xxx.v网表导入virtuoso中Import--->Verilog这样可以自动的生成原理图和symbol图，然后再新建一个schematic将这两个的连接关系画出来，然后导出电路网表，再与layout做LVS，
然后现在的问题是这个数字模块的电源和地分别是VDD和VSS，而PAD上的电源和地却是DVDD和DVSS，虽然这两个在顶层绘制的原理图里是对应的连接关系，但是再跑LVS的时候还是报了“Power or ground net missing”，
我想请问一下对于这样的一个设计如何去跑LVS（数字的模块，加模拟的pad）
谢谢

xjg@hmes

定义CONNECT VDD DVDD ; CONNECT　VSS DVSS
还有其他详细报告吗

Synopsys-IC

回复 2# xjg@hmes


    前辈你说的这个语句是加在顶层原理图生成的cdl网表里吗？只需要添加这个连接关系吗？这个语句的放置有什么讲究呢？请详细的指教，还有具体的报告是没有的，因为LVS里没有识别出POWER和Ground是不能继续进行验证的，再补充说明一下，我单个数字模块里是没有引出VDD和VSS的，只是做了一个VDD和VSS的电源ring，最后只需要把有关PAD为电源和地连接上这个Ring就OK供电了

xjg@hmes

首先确认lvs rule中LVS POWER NAME/GROUND有没有声明定义
layout中实际没有连接？就不能那样定义在cdl面
还有你跑得是flatten还是hier模式？
你说的PAD是指IO吗？PAD只是一块metal

Synopsys-IC

回复 4# xjg@hmes


    首先我刚刚确定了一下LVS rule里有两个关于POWER和Ground的说明格式分别是：
VARIABLE POWER_NAME "DVDD VDD"
VARIABLE GROUND_NAME "AVSS VSS"
     然后是layout里已经做了连接 VDD与DVDD相连，VSS与AVSS相连；
     最后我跑的是Hirerachical模式

xjg@hmes

回复 5# Synopsys-IC

VARIABLE只是定义变量的关键词。
LVS POWER NAME/GROUND这句话是声明
另外，在cdl前面定义下列内容试试看：
*.CONNECT VDD DVDD
*.CONNECT　VSS DVSS

Synopsys-IC

回复 6# xjg@hmes


    我试了一下只是把这个加到最后的，还是不行，这个错误是一样的，不知道我这样的方法是否正确，如果方法是正确的，出现电源的错又是如何

xjg@hmes

回复 7# Synopsys-IC


    只能给你提供点思路了，提供的情报不够
1、确认rule关于电源的设定正确
2、确认layout中电源Ptext是否正确被认到
3、确认cdl中电源ports是否正确定义

Synopsys-IC

回复 8# xjg@hmes


    前辈，现在一个是我以前还没有去接触过数模混合跑LVS的方法，这次这个方法也是自己摸索出来的，
    二一个是我希望前辈多给予一下帮助，需要什么情报我都可以给出，对于rule我个人觉得应该不会有什么大问题，
    关键现在是整体跑LVS直接跑不起来，因为没法识别电源和地，而现在的矛盾点就是我数字Pin里有出VDD和VSS的，只是想用电源环ring来接入到DVDD和DVSS的Pad的

wujie828

网表可以贴出来么？
看看标字文件中，cell名对不对？