怎样用hspice看漏电流

austxuhui

本人对于2输入或非门两个下拉的PMOS管设置了不同的宽长比

想在输入AB=00的情况下，通过hspice仿真看一下通过两个下拉NMOS管MN1和MN2的漏电流，在下面的文件中加什么语句可以查看漏电流呢？
.param SUPPLY=1.0v
.option scale=45n
.include "45nm_bulk.pm"
vdd      VDD    0    SUPPLY
* -------------------------------------------------
*              NOR2
* -------------------------------------------------
MP1  M  A  VDD VDD PMOS L=1 W=4
MP2  Y  B  VDD VDD PMOS L=1 W=4
MN1  Y A  0 0 NMOS L=1 W=3  
MN2  Y B  0 0 NMOS L=1 W=2

**********************************************
*                       输入激励
**********************************************
VA A 0 0
VB B 0 0
.GLOBAL VDD
.tran 50ps 20ns
.END

nature19900303

给你一个输出控制的总的方法吧：

输出语句：
.PRINT:在输出的list文件中打印数字的分析结果，如果.OPTIONS中有POST则同时输出到post-processor中。
.PLOT:在输出的list文件中打印低分辨率的曲线（由ASCII字符组成）,如果.OPTIONS中有POST则同时输出到post-processor中。
.GRAPH：生成用于打印机或PostScript格式的高分辨率曲线。
.PROBE:把数据输出到post-processor，而不输出到list文件。
.MEASURE:输出用户定义的分析结果到mt0文件，如果.OPTIONS中有POST则同时输出到post-processor中。
.OP, .TF, .NOISE, .SENS和.FOUR都提供直接输出功能。

下面是详解：
.PRINT：.PRINT antype ov1 <ov2 … ov32>
Antype－AC/DC/TRAN；
Ovi：输出变量，可以有以下形式：
V（1） 节点1的电平，v（1，2）1、2间的电压，V（R1）电阻R1的电压；
VM（1）v1的幅值，VR（1）v1的实部，VI（1）v1的虚部，VP（1） v1的相位，VDB（1）v1的分贝值；（电流与以上类似）；
INOISE,ONOISE;

.PLOT:.PLOT antype ov1 <(plo1,phi1)> … <ov32>
+ <(plo32,phi32)>
(plo1,phi1)－ov1绘图的上下限。

.PROBE: .PROBE antype ov1 … <ov32>
*元件电流引用：BJT: I1(Qx)-Ic，I2（Qx)-Ib, I3(Qx)-Ie, I4(Qx)-衬底电流；
MOS:I1(Mx)-Id, I2(Mx)-Ig, I3(Mx)-Is, I4(Mx)-衬底电流。


几个输出语句例子：

.PRINT ac V(1)
.TRAN  1N 200N
. PROBE V(OUT)
.NOISE v(out) vin 10
.print noise onoise inoise
.NET V(8) VIN RIN=50 ROUT=50（二端口网络定义）
.PLOT AC ZIN(R) ZIN(P) zout(r) zout(i)
.print im(rd)
.PRINT AC S11(DB) S21(m) S22(DB)

.MEASURE:
包括以下测量模式：
Rise, fall, and delay
Find-when
Equation evaluation
Average, RMS, min, max, and peak-to-peak
Integral evaluation
Derivative evaluation
Relative error
.MEASURE <DC|AC|TRAN> result TRIG … TARG …
Rise，Fall，Delay模式：
.MEASURE <DC|AC|TRAN> result TRIG … TARG …
Result－测量结果的名字， TRIG … TARG －起始···中止（依分析内容不同可是时刻、频率···）
TRIG和TARG的格式
    TRIG trig_var VAL=trig_val <TD=time_delay> <CROSS=c>
     + <RISE=r> <FALL=f> 或 TRIG AT=val
     TARG targ_var VAL=targ_val <TD=time_delay>
     + <CROSS=c|LAST> <RISE=r|LAST> <FALL=f|LAST>
      trig_var和targ_var指定引发变量；val指出上升、下降、或反转的临界点；time_delay指出开始测量时跳过的时间量；CROSS, RISE, FALL分别指出开始触发的次数；LAST说明到最后一次；
例 .meas tran tdlay trig v(1) val=2.5 td=10n rise=2
+         targ v(2) val=2.5 fall=2

nature19900303

再给你一个hspice中文手册吧，好好学学。

hspice中文手册.pdf (1.86 MB, 下载次数: 747 )

2013-4-14 20:37 上传

点击文件名下载附件

austxuhui

回复 3# nature19900303


   
回复 3# nature19900303


    谢谢。我用了下面的代码
.param SUPPLY=1.0v
.option scale=45n
.include "D:\avanti\HSPICE\Model\PTM\45nm_bulk.pm"
vdd      VDD    0    SUPPLY
* -------------------------------------------------
*              NOR2
* -------------------------------------------------
MP1  M  A  VDD VDD PMOS L=1 W=4
MP2  Y B  VDD VDD PMOS L=1 W=4
MN1  Y A  0 0 NMOS L=1 W=3  
MN2  Y B 0 0 NMOS L=1 W=2

****************************************************************************
*                       输入激励
****************************************************************************
VA A 0 0
VB B 0 0
.GLOBAL VDD

.dc A 0V 0V 0.1V
.dc B 0V 0V 0.1V
.print I(MN1) I(MN2) I(MP1) I(MP2)
.END

其中红色部分对A点和B点分别置为电压0，得到的.lis文件中给出的结果是
      b         current      current      current      current   
                    mn1          mn2          mp1          mp2   
    0.           13.2623n      8.4859n      0.         -21.7482n
非常纳闷，为什么通过晶体管MP1和晶体管MP2的电流值不一样，还请先生不吝赐教。

nature19900303

回复 4# austxuhui


    你的MP2接错了，应该这样描述: MP2 Y B M M
否则就不是你所画的电路图那种连接结构了，并且这样导致M点没有定义，相当于MP1被断开，所以MP1没有电流了。

semico_ljj

Mark。

austxuhui

回复 5# nature19900303


    啊，是的，真粗心，该打。谢谢啦！

peterlin2010

mos  i2(m)  gate leakage => 應該 沒 MODEL 吧

i4(m) => bulk current

45nm 是那家 process ??

james5168qoo

感謝分享~感謝分享~感謝分享~感謝分享~感謝分享~感謝分享~

bingqing_f

回复 3# nature19900303


   谢谢，你给的测量挺全的。