在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3678|回复: 3

[求助] 如何将FPGA某个设计文件转成网表文件,但仍可调用的,谢谢!

[复制链接]
发表于 2013-4-12 18:22:00 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
某.v档的文件实现某种功能或算法,为保密起见(不想让使用这看到源代码),请问如何将此文件转成网表文件,然后在新建工程中仍可通过端口信息来调用此模块?谢谢!
发表于 2013-4-12 18:45:08 | 显示全部楼层
uuuuu
发表于 2013-4-12 20:33:24 | 显示全部楼层
goooood
发表于 2013-4-12 22:06:49 | 显示全部楼层
通过partion 编译完成后将原文件删除,加入生成的网表文件就可以了。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 08:17 , Processed in 0.019006 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表