在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: xjg@hmes

[求助] STA Timing Report分析

[复制链接]
发表于 2013-6-5 17:08:20 | 显示全部楼层
回复 20# xjg@hmes


   不错啊,一个人做,那钱都都你一个人拿了。   好差事。
发表于 2013-6-5 20:39:32 | 显示全部楼层
mark 一下,慢慢研究
发表于 2014-7-18 20:51:05 | 显示全部楼层
i学习下
发表于 2014-7-18 23:08:41 | 显示全部楼层


问题解决方法:
减小latency,进而减小derating的影响。
usefull skew也可以解决但是如果违例量很大,就不 ...
xjg@hmes 发表于 2013-6-4 15:58




    common path 设长点,可以减小derating的影响
发表于 2014-7-22 16:37:16 | 显示全部楼层
我想说针对这样的design,clock 用FB将是明智的选择呀!
发表于 2014-7-22 21:33:06 | 显示全部楼层
mark.
发表于 2014-7-22 22:28:52 | 显示全部楼层


拉近2个FF的距离,重做CTS,减小skew
陈涛 发表于 2013-4-3 21:47




    具体怎么实现呢? place之前加用move bound?
发表于 2014-7-22 23:09:36 | 显示全部楼层
发表于 2014-7-30 17:47:45 | 显示全部楼层
mark  mark
发表于 2014-8-11 10:54:10 | 显示全部楼层
MARK,学习下!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 22:07 , Processed in 0.021177 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表