请教一个关于跨导线性环（translinear loop,class ab）的问题

丝丁 · 发表于 2014-5-29 09:49:23

回复 gaojun927 多谢指教，正常来说op肯定要闭环仿真的，因为输出级晶体管在开环状态下很难饱和，但是仅仅 ...
afujian 发表于 2013-4-2 10:57

登录/注册后可看大图

你好，你的意思是在有信号输入的时候，M3和M7都必须工作在饱和区么？

jueze · 发表于 2018-1-3 15:39:41

回复 1# afujian

感觉m3 m7总会通一个，我也在学习中

reptilian99 · 发表于 2018-1-3 21:06:08

Interesting

Pistol_sun · 发表于 2018-8-23 09:32:53

kanknaknaknakakk

invinciblehang · 发表于 2019-3-7 15:46:26

看看其他部分的DC对不对

striker999 · 发表于 2020-9-21 16:03:42

M3/M7都通的情况下这个floating结构才对共模信号呈现低阻抗。

不吃香菜的蘑菇 · 发表于 2023-4-10 19:52:16

学习

JIRARA大尉 · 发表于 2023-5-15 11:08:47

学习

jieie · 发表于 2023-7-17 15:42:24

时隔很多年也遇到了这个问题，我一开始调整的是上下电流镜的尺寸，发现不管怎么调整，只要nmos一开，pmos的源级就被拉的很低，后面转变思路，去调整nmos和pmos的栅，发现要有很大的尺寸，才能勉强调整到pmos和nmos的电流相等，都是1/2ISS，但是问题又来了，由于调整了nmos和pmos偏置的尺寸（两个二极管连接型的mos），因此整个宽长比都变了。最后看到这个帖子，我把系统接成闭环，惊人的发现可以工作了。思考原因可能是这个结构开环很难稳定，我甚至用了电流源去测试。但是接入闭环后就稳定很多。

jyh822 · 发表于 2023-7-20 04:04:41

我还有没有开环仿过运放

账号		自动登录	找回密码
密码			注册

[求助] 请教一个关于跨导线性环（translinear loop,class ab）的问题

浏览过的版块

站长推荐 /1