在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2856|回复: 3

[求助] 怎么改进时序约束

[复制链接]
发表于 2013-3-25 17:42:53 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我现在在写的一个设计中,时序报告会显示其中一个子模块的时序不满足,具体不满足约束的路径是    source:模块内的寄存器
    path:--> adder --> mux --> fifo_rd_en -->
    destination:模块内的FIFO存储单元

这条路径应该是只存在于子模块内部的。

我对子模块单独进行布局布线,是可以满足时序约束的,即便是加一个更紧的时序也没关系。

这种情况下,我该怎么改进时序,有没有什么加约束的方法,可以让我先保证该子模块的时序?
发表于 2013-3-25 21:00:13 | 显示全部楼层
如果逻辑很大,单独约束和整体约束出来的效果可能不一致,根据报告,具体是什么原因导致不满足了?是否是因为你组合逻辑过大?
 楼主| 发表于 2013-3-26 09:42:20 | 显示全部楼层
回复 2# 西湖水
   逻辑是挺大的,有十几个子模块,每个子模块单独综合、布局布线时,都是满足时序的,但是放在一起就不行了。而且模块间几乎全是寄存器输出。时序报告给出的关键路径其实也是子模块内部的路径(寄存器-->FIFO)。

   我现在想肯定是哪两个子模块间的连接延迟过长,导致本来满足约束的子模块内路径被拉长。有没有什么办法先保证子模块内时序进行布局布线,再把子模块连接起来,这样我就知道是哪两个模块间延迟过长了。
 楼主| 发表于 2013-3-26 11:07:42 | 显示全部楼层
回复 4# chen851112


   能详细点吗?用什么工具?我现在用的是ISE14.2
   谢谢!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 08:47 , Processed in 0.031354 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表