在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1736|回复: 3

[求助] question about setup violation

[复制链接]
发表于 2013-3-20 11:05:02 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
做项目的时候遇到这样的一个奇怪的问题:
我在normal模式下做好树,然后check timing 的时候,发现setup存在一条到SDFF的SI端的违例路径。

说起来,SDFF的SI端的检测应该是在DFT模式下才进行的,不清楚为什么在Normal模式下也出现。

请各位达人帮忙解释一下~
发表于 2013-3-20 11:20:07 | 显示全部楼层
false path
发表于 2013-3-20 11:21:07 | 显示全部楼层
可以用PT去具体看下那条路径,应该会发现问题的吧~~
PT分析的时候设置了scan_en吧,一般不会这样的啊,或许DC做DFT的时候就有问题。
得仔细去看下那条路径是什么样的路径~~~
发表于 2013-3-20 12:18:08 | 显示全部楼层
你在normal模式下有没有定义scan clock,有没有设置case anaysis scan mode 0
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 10:38 , Processed in 0.020905 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表