运放管子饱和问题

weidianwj

回复 10# 法兰西之梦


    解决方法：
    1.首先，你的尾电流M6的Vgs只有371mV？，这个管子工作在什么区你知道吗？过驱电压是多少？你好好看看吧
    2.等比例减小M1~M4的尺寸，我不知道你的PMOS的Vth是多少，但是NMOS有412mV，那么PMOS也不会太大对吧？下面问题就来了，你看看这四个管子的Vgs，只有491mV，你的管子过驱电压肯定非常小！这就是你的电路直流偏置点不对的原因，PMOS的Vdsat太小大信号电阻很大，nMOS的D端电压当然很低。当初设计时M1~M4Vdsat你设置为多少？我的建议是就算你想提高摆幅也不要太小了（尽量高于100mV），而且你电流镜像Vdsat过小会带来其他的问，这里就不展开了。记住，一边调一边看这几个管子的栅压是不是下降了。你先试试吧。
    再有你的NMOS输入管不能这样接，衬底要接地。
    至于你说的左边和右边Vds不一样这很好理解，你的左边两个管子负载一个电流源（阻抗很高），一个是二级管连接MOS（必定饱和），但是你右边的就不一样了，负载情况不一样，Vds当然不一样。
    总之你的设计在最开始没有设置好Vdsat的大小，你如果实在不知道怎么设，你就把所有的管子先设置成200mV试试（我估计你现在也没有太高的摆幅要求），先这样吧，不行再问吧。

gaojun927

难道没想过M3的drain点电压是如何被决定的？别光盯着M1234.

hszgl

回复 10# 法兰西之梦


   楼上已经帮我说的差不多了。其实你是最基本的概念没搞清楚。M3,M4的Id是30uA？下面的nmos又是10uA的工作电流？你这个怎么匹配？还有20uA上哪去了？让你吃了？

hszgl

回复 10# 法兰西之梦


   先把你的m3，m4改成40/1仿真试下。另外告诉我你的电源电压大小和差分输入端给的电压大小。还有你的差分输入管33/1？我不知道你怎么想的。

法兰西之梦

回复 14# hszgl


   还有20uA电流是接后面的电路的，电路没有全部贴出来。是不是电流分配的不合理？

法兰西之梦

回复 14# hszgl

你好！我的电源电压设的是1.5V，差分输入管电压调了，1V左右吧。现在问题是差分输入管的Vds太小，只有几~十几毫伏，老是工作在线性区，怎样解决？

hszgl

回复 15# 法兰西之梦


   你后面的电路是电流驱动的？你用cmos搭电流驱动运放？你把后面电路也截上来吧。我估计是你后面是个二极管之类的钳制了电位。

hszgl

回复 16# 法兰西之梦

先把输入管电压放到0.75v。在宽长比变化时Vth会变化，你要关注的是vgs-vth也就是vdsat是不是满足要求。

法兰西之梦

回复 17# hszgl


   你好，整体的电路时这样的。 是不是要调节尺寸，使Vgs-Vth和手算的基本一致才行？

icdane

pmos too weak