EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 华为海思采用的verilog编码规范

1 ... 72 73 74 75 76 77 78 7980 / 80 页

楼主: knight0123

[资料] 华为海思采用的verilog编码规范

[复制链接]

kl_upc

发表于 2024-5-6 15:16:20 | 显示全部楼层

学习一下

回复支持反对

binnq

发表于 2024-5-9 11:11:25 | 显示全部楼层

好东东，感谢

EETOP创芯人才网简历投递入口

回复支持反对

rolegend

发表于 2024-6-13 08:34:20 | 显示全部楼层

看看

回复支持反对

binnq

发表于 2024-6-26 12:25:36 | 显示全部楼层

感谢

回复支持反对

binnq

发表于 2024-6-26 17:11:50 | 显示全部楼层

感谢

EETOP创芯人才网简历投递入口

回复支持反对

荒漠小草

发表于 2024-8-23 16:26:33 | 显示全部楼层

mark，感谢

EETOP创芯人才网职位发布入口

回复支持反对

yuanwolf2008

发表于 2024-9-13 11:14:07 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

masterlee12120

发表于 2024-9-13 23:45:33 | 显示全部楼层

学习大佬膜拜

EETOP创芯人才网职位发布入口

回复支持反对

1 ... 72 73 74 75 76 77 78 7980 / 80 页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-16 04:14 , Processed in 0.028097 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[资料] 华为海思采用的verilog编码规范

站长推荐 /1