EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 华为海思采用的verilog编码规范

1 ... 72 73 74 75 767778 79 80 / 80 页下一页

楼主: knight0123

[资料] 华为海思采用的verilog编码规范

[复制链接]

他说。

发表于 2022-6-14 20:58:37 | 显示全部楼层

谢谢分享

回复支持反对

luofei2021

发表于 2022-6-15 11:20:41 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

js_shen

发表于 2022-6-21 22:00:44 | 显示全部楼层

谢谢

回复支持反对

mcqian

发表于 2022-11-9 09:16:59 | 显示全部楼层

谢谢分享~

EETOP创芯人才网职位发布入口

回复支持反对

zhangpeng8810

发表于 2022-12-10 21:41:51 | 显示全部楼层

sky9566701 发表于 2015-1-26 09:33

不错不错不错

EETOP创芯人才网简历投递入口

回复支持反对

Forest_2000

发表于 2023-1-4 07:54:15 | 显示全部楼层

thanks very much

EETOP创芯人才网职位发布入口

回复支持反对

diamondmin

发表于 2023-1-4 09:53:01 | 显示全部楼层

学习一下精华

EETOP创芯人才网简历投递入口

回复支持反对

jiaofufu

发表于 2023-1-8 16:44:55 | 显示全部楼层

THANKE

EETOP创芯人才网职位发布入口

回复支持反对

us2393

发表于 2023-1-20 16:05:35 | 显示全部楼层

感谢分享

EETOP创芯人才网简历投递入口

回复支持反对

smnq0524

发表于 2023-1-31 09:20:51 | 显示全部楼层

学习下，感谢分享

回复支持反对

1 ... 72 73 74 75 767778 79 80 / 80 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-16 06:30 , Processed in 0.021809 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[资料] 华为海思采用的verilog编码规范

站长推荐 /1