设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 华为海思采用的verilog编码规范

1 ... 70 71 72 737475 76 77 78 ... 80 / 80 页下一页

发新帖

楼主: knight0123

[资料] 华为海思采用的verilog编码规范

发表于 2020-11-7 09:46:03 | 显示全部楼层

谢谢

回复支持反对

发表于 2021-1-30 15:43:27 | 显示全部楼层

感谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2021-2-23 17:27:22 | 显示全部楼层

thanks for sharing！

回复支持反对

发表于 2021-4-20 14:50:57 | 显示全部楼层

学习学习一下

回复支持反对

发表于 2021-5-9 14:51:10 | 显示全部楼层

感谢

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2021-5-20 13:45:35 | 显示全部楼层

感谢分享~

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2021-9-4 22:32:18 | 显示全部楼层

很好很全面

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2021-9-13 11:17:22 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2021-10-21 09:37:25 | 显示全部楼层

参考下，谢谢

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2021-10-22 07:34:28 | 显示全部楼层

非常感谢~

回复支持反对

1 ... 70 71 72 737475 76 77 78 ... 80 / 80 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-16 07:01 , Processed in 0.021003 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表