设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 华为海思采用的verilog编码规范

1 ... 31 32 33 343536 37 38 39 ... 80 / 80 页下一页

发新帖

楼主: knight0123

[资料] 华为海思采用的verilog编码规范

发表于 2015-10-19 12:24:38 | 显示全部楼层

学习学习一下~~~

回复支持反对

发表于 2015-10-21 20:49:57 | 显示全部楼层

非常有用！

回复支持反对

发表于 2015-10-27 17:12:46 | 显示全部楼层

谢谢。。。。。。。。。。。

回复支持反对

发表于 2015-10-27 23:35:11 | 显示全部楼层

回复 1# knight0123

Thanks!

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2015-10-28 14:51:50 | 显示全部楼层

学习学习谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2015-10-28 15:15:50 | 显示全部楼层

谢谢
了

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2015-10-29 10:47:49 | 显示全部楼层

duibushang

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2015-10-29 18:44:10 | 显示全部楼层

学习一下~

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2015-10-29 19:18:56 | 显示全部楼层

谢谢分享。

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2015-11-3 08:53:33 | 显示全部楼层

谢谢分享@！

回复支持反对

1 ... 31 32 33 343536 37 38 39 ... 80 / 80 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-1-9 14:52 , Processed in 0.022679 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表