设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端资料区 › systemverilog验证:测试平台编写指南英文原版 ...

1 2 345 / 5 页下一页

返回列表发新帖

楼主: justice9852

[资料] systemverilog验证:测试平台编写指南英文原版

发表于 2016-4-6 15:04:53 | 显示全部楼层

好东西。。。。

回复支持反对

使用道具举报

发表于 2016-4-20 21:42:10 | 显示全部楼层

666666666666666666

回复支持反对

使用道具举报

发表于 2016-6-24 11:41:28 | 显示全部楼层

xxxxxxxx

回复支持反对

使用道具举报

发表于 2016-9-2 10:45:26 | 显示全部楼层

带走啦，万分感谢！

回复支持反对

使用道具举报

发表于 2017-4-25 22:37:43 | 显示全部楼层

谢谢！！！

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2017-4-25 22:39:29 | 显示全部楼层

谢谢！！！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2017-5-8 09:10:13 | 显示全部楼层

下来看看

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2019-1-9 11:00:31 | 显示全部楼层

感谢楼主

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2019-2-25 14:04:29 | 显示全部楼层

get it，原版中文看起来确实不好理解

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2019-3-11 14:50:55 | 显示全部楼层

Many thanks for this.

回复支持反对

使用道具举报

1 2 345 / 5 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-13 21:19 , Processed in 0.017601 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表