在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1590|回复: 0

[求助] 关于ASIC资源消耗评估和时序分析

[复制链接]
发表于 2013-3-11 11:22:05 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我这里有一个抗干扰算法,老师让我从ASIC设计的角度来评估这个算法的资源消耗问题和时序问题,以此来验证这个算法能否ASIC实现,现在不知该如何入手,请各位大神指点一下哈,谢谢了!
再一个,时序分析在硬件实现中,时钟频率达到多少,时序一般会出现问题,这时时序分析必须要重点考虑?我这个算法用的时钟频率大概在60MHz。
以前我没有弄过ASIC,希望各位能够不吝指点一下,有没有一些ASIC数字设计方面一些基础的书帮忙推荐一下,我想好好学学,谢谢大家!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 04:20 , Processed in 0.015134 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表