高频锁相环出现次谐波的问题

ludx_ncic · 发表于 2013-3-8 13:50:41

您需要登录才可以下载或查看，没有账号？注册

x

设计完成一款8GHz的锁相环，在外接VCO测试时发现输出频谱上出现1/2的鉴相频率杂散，求高手指点？？

例如：整数分频1111，输出频率5555MHz，鉴相频率5MHz，输出频率上会出现2.5MHz杂散！！！

ulsi123 · 发表于 2013-3-8 23:55:41

Fractional-N or Integer-N PLL?

xyn777 · 发表于 2013-3-9 00:30:00

不懂，绑顶。

ludx_ncic · 发表于 2013-3-12 16:10:05

Integer-N PLL

ulsi123 · 发表于 2013-3-13 13:11:40

能不能贴张频谱图？你的PLL Loop Bandwidth是多少？分频器是如何设计的？还有VCO Buffer。

swjtuliw · 发表于 2023-6-3 06:28:31

因为你在n分频器之前有个2分频，分频完之后的信号才给n分频器分频，所以出现1/2次谐波

[求助] 高频锁相环出现次谐波的问题