spartan6 的后仿真问题 iodelay2

djqlyy

有两个信号A和B，A从PAD经过一个IODELAY2后到寄存器R,B也是从PAD经过一个IODELAY2后到寄存器R；

从FPGA EDITOR中观察：
      A从PAD到IODELAY2输入端的延时时间是0.168ns,从IODELAY2的输入端到输出端的延时是2.040ns（设delay_value=0）,从IODELAY2输出端到寄存器R的延时时间是0.745ns;
      B从PAD到IODELAY2输入端的延时时间是0.168ns,从IODELAY2的输入端到输出端的延时是2.040ns（设delay_value=0）,从IODELAY2输出端到寄存器R的延时时间是0.968ns;
      理论上，若信号A和B同时到达的话，到达寄存器R的时间，B应该比A晚0.223ns.但使用ISE自带的仿真工具做后仿真时，B却比A晚2.5ns !!!

哪位高人能够指点一下，做后仿时，内部是怎么运作的，怎么在后仿中产生延时的，还有iodelay2中sim_value到底怎么起作用的，我是黔驴技穷了！！！！

leona1527

你遇到的具体情况不清楚， 你调用的应该s6的iodelay模块，这个模块你可以按要求设置delay的时间，
你也可以将信号A 、B打一拍到ioB的寄存器中 尝试一下；ise是怎样后仿的，不清楚