在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8113|回复: 13

[求助] 请教CT sigma-delta ADC 积分器差分输出共模电平不一致问题

[复制链接]
发表于 2013-2-22 18:53:12 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
vop_von.jpg
    本人正在做一个CT sigma-delta ADC,仿真时发现积分器(RC结构)输出呈现上图这样子,导致整个系统无法收敛。不知怎么回事,请诸位不吝赐教。
发表于 2013-2-23 08:11:11 | 显示全部楼层
你确定不收敛是共模的原因吗
 楼主| 发表于 2013-2-24 21:21:50 | 显示全部楼层
回楼上的waner。系统不收敛,这肯定是一个原因了,如果一个信号总是大于另一个,下一级积分就不可能收敛了。我记得之前调单个积分器时,输出共模是一致的,但是后来再看,怎么都不一致了。不知是不是跟仿真条件有关,还是说没有DC 反馈通路,共模无法锁定?请做过的大神多加指导,谢谢!
 楼主| 发表于 2013-2-25 11:38:15 | 显示全部楼层
今天又看,发现输入差分信号一个比另一个delay半个周期,输出正常;而直接用phase0和180设置输入差分信号,输出共模不一致。
vop_von_normal.jpg
发表于 2013-2-25 14:25:51 | 显示全部楼层
没有共模反馈电路?无法稳定共模?
 楼主| 发表于 2013-2-25 18:29:13 | 显示全部楼层
有共模反馈,带宽及稳定性都没问题。现在看来应不是积分器问题,直观看DC输入(共模电平)半个周期放电,半个周期放电,也没错。实际AD输出(正确的话)不是均匀pulse,而是如下图(2)。
 楼主| 发表于 2013-2-25 18:30:46 | 显示全部楼层
vin_dc.jpg
发表于 2013-2-25 22:51:53 | 显示全部楼层
可以用METLAB 建模
 楼主| 发表于 2013-2-28 17:51:00 | 显示全部楼层
之前先用Matlab建了模,看起来还是具体电路的控制没有调好。没有参考电路啊,全靠自己摸索:)
 楼主| 发表于 2013-3-1 18:40:46 | 显示全部楼层
不收敛的问题找到了, 加和器第二个积分器输入接反了,matlab中的积分器不分极性,但实际电路OP输出分的。谢谢诸位关注本贴。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 12:42 , Processed in 0.023281 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表