关于时钟馈通的问题

lilun · 发表于 2013-1-22 10:24:21

您需要登录才可以下载或查看，没有账号？注册

x

各位：本人最近在做一个采样保持电路，在时钟跳变时，由于开关管（用的NMOS管作开关）的时钟馈通效应，输出信号在时钟边沿发生了很明显的跳变，请问采用什么方法解决或尽量减小时钟馈通效应？谢谢！

ddlove5566 · 发表于 2013-1-22 13:48:05

时钟边沿应该是电荷注入吧？

试试 bottom-plate sampling,对这俩种干扰都有效果！

[求助] 关于时钟馈通的问题