楼主: fl_5588
|
[求助] verilog如何实现底层与顶层module采用不同timescale值 |
发表于 2015-7-29 20:36:46
|
显示全部楼层
| ||
|
||