7678| 11
|
[求助] verilog如何实现底层与顶层module采用不同timescale值 |
发表于 2013-1-18 10:02:04
|
显示全部楼层
| ||
|
||
| ||
| ||
| ||
| ||