关于异步复位信号的同步！！

Gary.wang · 发表于 2013-1-15 15:57:11

您需要登录才可以下载或查看，没有账号？注册

x

如果一个复位信号已经和clk同步，后面clk经过门控之后出来一个新的clk_g，
那么复位信号是否需要重新和clk_g同步？

请指教~~~~

yp19890718 · 发表于 2013-1-15 17:17:31

always@(posedge clk)
if(rst)

always@(posedge clk_g)
if(rst_g)

duan_dzj · 发表于 2013-1-15 17:20:53

需要。多打两拍时钟，消除冒险等问题。

Gary.wang · 发表于 2013-1-15 17:26:45

回复 3# duan_dzj

可否在sdc里面进行约束，使clock gating后的时钟和之前的时钟对齐？认为是同步时钟？

flywind7 · 发表于 2013-1-15 17:37:58

回复 1# Gary.wang

如果出现门控时钟，这个门电路前后就是两个时钟域。

Gary.wang · 发表于 2013-1-15 17:56:25

回复 5# flywind7

如果使用create_generated_clock -divide_by 1 的方式能否保证前后时钟沿对齐？

Timme · 发表于 2013-1-15 19:24:36

不用额外约束，时钟路径上的组合逻辑会自动穿透。不信你可以report_timing报一下recovery/removal，看看时钟路径能不能跟踪到（full_clock_expanded模式）。

orlye · 发表于 2013-1-15 21:23:12

好像不用的，两个时钟源一样的，属于同步时钟。

Gary.wang · 发表于 2013-1-16 13:24:58

回复 8# orlye

谢谢！

想清楚了，两个时钟可以认为是同步的，会有一点点固定的相移；

[求助] 关于异步复位信号的同步！！