关于SD-ADC中的运放

kwankwaner · 发表于 2013-5-28 11:58:56

回复 38# crusade823

量化器本来就是非线性的器件，靠反馈整个系统才是线性的，所以还是在反馈环路上找找问题吧。比如DAC的电流管工作状态对吗，是饱和区吗，输出电阻够不够，在你没做MC仿真之前，这个是产生谐波比较大的原因，因为你信号幅度一变如果电流管被压死了，那么积分器积到的电流就变了，那么这个变化量就随你信号幅度变，就是谐波了。DEM只能管mismatch，管不了这个。不过你不仿真MC，开DEM也没什么用。
量化器你要保证比较器在你输入范围内正常工作就好了

zhang494903066 · 发表于 2013-5-28 19:33:14

我想问一下，各位大神，我以前都做小东西，运放，带隙基准，LDO啥的，最近想做ADC，就是楼主所说的这种ADC，有什么好的书可以推荐推荐呢，小弟不胜感激，看两位大神讨论的这么激烈，小弟求指导

crusade823 · 发表于 2013-5-29 01:20:58

回复 42# zhang494903066

我也是刚接触，水平比较低。先看understanding delta-sigma data converter吧，讲的比较基础~，复旦的论文也挺好的

zhang494903066 · 发表于 2013-5-29 14:09:07

恩，多谢楼主，我刚刚打印了那本书，准备好好读读

crusade823 · 发表于 2013-5-29 14:16:52

回复 41# kwankwaner

你好，我分别用理想DAC电流源和理想运放仿了一下，谐波仍然很高。我有个问题，反馈DAC的reference voltage=1V，量化器是3bit，那么7个量化器的比较电压是不是只能分别为-0.75 -0.5 -0.25 0 0.25 0.5 0.75？可以定在其他值吗，例如 -0.6 -0.4 -0.2 0 0.2 0.4 0.6？我现在是定在0.75的，会不会由于这个比较值较高使得量化器的工作状态不好造成的谐波呢？

kwankwaner · 发表于 2013-5-29 17:04:51

回复 45# crusade823

这个是由你信号幅度决定的啊，你原来的设定是1.5Vpp，你要改成1.2Vpp？那1.2以上的信号都失真了哦。如果都是理想的。。。那你比较器在0.25~1.75都工作正常吗？

crusade823 · 发表于 2013-5-30 09:47:39

回复 46# kwankwaner

比较器的工作应该是正常的，我用理想量化器仿真了一下，仍然有谐波。。。很烦恼，运放，DAC，量化器都用理想的verloga验证过了，谐波一点都没小。。。

kwankwaner · 发表于 2013-5-30 10:00:36

回复 47# crusade823

Fin？Fs？信号幅度？仿真时间？采样多少点？开什么窗？理想模型的RC参数都对吗？

crusade823 · 发表于 2013-5-30 15:56:40

输入信号250k，Fs是64M，信号带宽是1M，仿真到128u，共4096个点，hanning窗，RC参数没问题的。

ralphtw · 发表于 2014-6-28 20:20:56

學習中 !

[求助] 关于SD-ADC中的运放

站长推荐 /1