设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 版主编写的用CPLD 配置 xilinx fpga 的verilog 源代码（ ...

1 2 3 4 5 6 789 / 9 页下一页

返回列表发新帖

楼主: jackzhang

版主编写的用CPLD 配置 xilinx fpga 的verilog 源代码（只有注册用户可下载）

发表于 2010-10-13 12:33:04 | 显示全部楼层

想一下。下载的数据时用什么方式生成的啊？

回复支持反对

使用道具举报

发表于 2011-5-4 11:38:48 | 显示全部楼层

学习一下

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-5-4 22:11:20 | 显示全部楼层

我没有钱了

回复支持反对

使用道具举报

发表于 2011-5-7 17:07:26 | 显示全部楼层

thanks!!!!!

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-5-17 16:17:45 | 显示全部楼层

thanks a lot.

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-5-18 08:44:31 | 显示全部楼层

谢谢版主的分先学习学习了

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-5-19 00:49:06 | 显示全部楼层

HEN HAO HEN HAO A

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-5-19 11:28:15 | 显示全部楼层

thanks a lot............

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-8-3 10:01:11 | 显示全部楼层

支持版主

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2012-3-19 12:01:29 | 显示全部楼层

很好的资料，谢谢了。

回复支持反对

使用道具举报

1 2 3 4 5 6 789 / 9 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-17 17:44 , Processed in 0.019014 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表