在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: qdllj

[求助] Calibre验证MOS电容的问题

[复制链接]
 楼主| 发表于 2013-1-22 10:45:24 | 显示全部楼层
回复 8# damonzhao


    版主,首先谢谢你的回复,提出这样要求主要是用于出数据前验证,按照你的思路我已经可以解决部分问题了,像你所说修改后所有MOS都会按面积检查,有负面效果,但我会先按M/L进行检查,排除普通MOS的结构过滤出MOS电容结构,再按面积检查MOS电容结构就可以了。但是目前还有一个问题:
     按照这种做法,不能检查并联的MOS管电容结构,算不出面积,检查不了!不知道版主有没有好的方法或思路!跪谢了!
发表于 2013-1-22 12:42:20 | 显示全部楼层
回复 11# qdllj

LVS Reduce Parallel MOS的设置改一下试试呢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 19:53 , Processed in 0.013506 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表