9725| 11
|
[求助] 求助:vhdl和verilog的时钟沿采样传输数据问题 |
发表于 2013-1-5 22:58:03
|
显示全部楼层
| ||
发表于 2013-1-5 23:29:19
|
显示全部楼层
| ||
|
||
| ||
|
||
| ||
发表于 2013-1-6 09:25:53
|
显示全部楼层
| ||
| ||