DFT设计的问题【已解决】

黄昏又见 · 发表于 2017-1-5 15:55:35

没怎么看懂哈哈。。。。。。

sunilrirt · 发表于 2017-3-7 13:51:38

Back track and find the issue.....

qingyuxuan · 发表于 2018-10-19 10:52:45

回复 2# autim

芯片可测试性设计

菜月艾米莉亚 · 发表于 2021-10-12 17:18:13

set_dft_signal中的-timing【list 45 55】，其中上升下降时间怎么确定呀，为什么是45 55

chengtwa · 发表于 2021-11-18 10:11:05

菜月艾米莉亚发表于 2021-10-12 17:18
set_dft_signal中的-timing【list 45 55】，其中上升下降时间怎么确定呀，为什么是45 55
...

应该是在每个cycle的45ns上升，然后55ns下降

[求助] DFT设计的问题【已解决】