在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3492|回复: 0

[求助] system generator中FIFO模块的使用问题

[复制链接]
发表于 2013-1-5 15:50:46 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
能否使用system generator中的FIFO模块存储simulink本身自带的模块(不是xilinx模块)产生的信号,并使其能后生成HDL网表,然后在ISE中完成综合实现过程,并能够使用chipscope完成结果的观测。如果可以请问使用FIFO模块的方法,如果不行请问还有什么其他的方法来实现。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 18:40 , Processed in 0.017996 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表