横向PNP管的beta怎么可以到150多！？

jinyexing

对于实际“工程和工业界”的设计，我个人觉得最好多看看工业界的“老手或高手”写的书，而不是“学术界”的“教授”们写的教科书。
比如，555电路的发明人

jinyexing

对于实际“工程和工业界”的设计，我个人觉得最好多看看工业界的“老手或高手”写的书，而不是“学术界”的“教授”们写的教科书。
比如，555电路的发明人Hans Camenzind写的《Designing Analog Chips》，网址www.designinganalogchips.com。这本书的第2-13节里有对LPNP的模型的描述！！！里面暗示了LPNP的大的Beta主要由substrate VPNP造成的。
[img][/img]

jinyexing

对于实际“工程和工业界”的设计，我个人觉得最好多看看工业界的“老手或高手”写的书，而不是“学术界”的“教授”们写的教科书。
比如，555电路的发明人Hans Camenzind写的《Designing Analog Chips》（http://www.designinganalogchips.com/），该书的2-13节：

jinyexing

对于实际“工程和工业界”的设计，我个人觉得最好多看看工业界的“老手或高手”写的书，而不是“学术界”的“教授”们写的教科书。
比如，555电路的发明人Hans Camenzind写的《Designing Analog Chips》（http://www.designinganalogchips.com/），该书的2-13节暗示LPNP的里的Beta最大的是寄生的那个substrate VPNP！：

The Model for the Lateral PNP Transistor

For a lateral PNP transistor the Spice bipolar transistor model alone
is woefully inadequate. This type of transistor
not only produces a substrate current when it
saturates but also in its normal operation;
neither of these is present in the Spice model.
To correct this flaw, we need to use a
subcircuit again, only this time two additional
transistors are required, one to cause the
substrate current at saturation (Q21) and one at
normal operation (Q31); the parameters of the
latter (particularly IS and BF) are chosen so that
the substrate current is smaller than that of Q11
(generally about 20%).
The model for this subcircuit looks like this:
.SUBCKT PNP1 1 2 3 4
QP11 1 2 3 QP1
QP21 4 2 1 QP2
QP31 4 2 3 QP3
.ENDS
And the models, again for an arbitrary example of a 20-Volt
process:
.MODEL QP1 PNP IS=1E-16 BF=89 VAF=35
+ IKF=1.2E-4 NK=0.58 ISE=3.4E-15 NE=1.6 BR=5
+ RE=100 RC=800 KF=1E-12 AF=1.2 XTI=5 ISC=1E-12
+ CJE=0.033E-12 MJE=0.31 VJE=0.75 CJC=0.175E-12
+ MJC=0.38 VJC=0.6 TF=5E-8 TR=5E-8
+ XTF=.35 ITF=1.1E-4 VTF=4 XTB=2.3E-1
.MODEL QP2 PNP IS=5E-15 BF=150 RE=100 TF=5E-8 XTI=5
.MODEL QP3 PNP IS=1E-18 BF=25 CJC=0.85E-12
+ MJC=0.42 VJC=0.6 XTI=5 RE=100

semico_ljj

回复 9# jinyexing

这个还没考虑过，不过应该不是模型的问题吧

etiet

顺便再提一点个人的理解：很多教科书上通常只对“本征的”器件部分进行详细介绍，但实际的集成电路工艺中几 ...
jinyexing 发表于 2013-2-14 22:49

                               
登录/注册后可看大图

    这个在之前cascode运放设计时也碰到过，cascode的P管衬底与源相接，但是前仿不能仿出Nwell-Psub的寄生反偏二极管对次极点的影响。后仿如果提参时选择打开某些switch，可以提出来。

xingeric

双极工艺还是很有优点的，有空多看看

xingeric

推荐看看 这本书Bipolar and mos analog integrated circuit design

FlyingPig2

谢谢分享

neonato

LPNP的base环上套了层poly。可以用类似MOS的自对准工艺，实现很窄的base厚度，从而可以实现相当高的beta。
但这个也有对应风险，poly/STI/DNW之间形成了一个厚栅PMOS，阈值为场氧阈值。导致LPNP的EC耐压与CE耐压不一致。如果在高压场景下，LPNP的反向耐压会远低于PW/DNW耐压，从而不能用LPNP去替代PW/DNW二极管。