在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 9616|回复: 21

横向PNP管的beta怎么可以到150多!?

[复制链接]
发表于 2006-12-27 12:44:16 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
令人郁闷,疑惑,惊奇,恐怖,呕吐……
纵向npn管的beta才120左右,
而横向pnp管的beta都在150以上,甚至有200+的
一直怀疑我拿到的工艺文件是不是有问题啊!
这可是直接从Belling(贝岭)拿来的,他们的测试报告也是150+
我测的也是差不多,
国内公司啥时候变的这么先进了,
P.R.Gray的书上好象横向pnp管的beta都是30-50的吧
发表于 2006-12-27 16:07:42 | 显示全部楼层
是BF吧
他们的测试方法不一样,是用专门的仪器测试的
和我们的理解不一样
 楼主| 发表于 2006-12-27 16:11:46 | 显示全部楼层
比如BF=150,BR=20
我具体测试过,beta=ic/ib,就是150左右的
所以就是我们所理解的beta,没有什么问题
发表于 2006-12-30 22:43:56 | 显示全部楼层
lateral pnp 放大倍数很大,具体多大还得看看他的结构是怎么设计的
 楼主| 发表于 2006-12-30 23:13:13 | 显示全部楼层
一直以为lateral PNP管的beta上不去的,最多50左右
现在才知道错了,但是还是不明白原理
晶体管原理上说
bipolar的beta和基区厚度有关,和基区与发射极的浓度差有关
(1)基区约薄,beta越大,但是耐压也会低
(2)发射极与基区的浓度差约大,beta也约大
不过学了好久了,都还给老师了,哈哈
有空翻翻晶体管原理,
不过现在bipolar都成为大家鄙视的对象了
大家看看管子的结构
bipolar.png
发表于 2006-12-31 13:08:36 | 显示全部楼层
看了BCD的东西以后,在看看coms,就觉得这个东西结构,原理都无法和bcd相提并论的。
学无止境,大家还是戒躁努力学习吧
发表于 2007-1-6 17:08:15 | 显示全部楼层
我是菜鸟一个,对高手总是肃然起敬对,看了贴子,一面遥望未来,一面感叹人生,欲说无语……
发表于 2013-2-14 22:28:44 | 显示全部楼层
楼主fuyibin的这个LPNP的beta很大的问题我也遇到过,虽然我没亲自测试过,但我请教过研究纯bipolar工艺和提取模型的人,他们告诉我他们的实测经验就是这样的! 我也是看P. R. Gray的书学习Biplora电路设计的,而且也看过比Gray的书更为经典的Grebene的《Bipolar and MOS Analog Integrated Circuit Design》一书,教科书上都说LPNP的beta非常低,但实际的36V的纯Bipolar工艺的LPNP的Beta值不比NPN小,而且通常是高于NPN的Beta值。
我个人认为(没有实测验证过),教科书上应该没错。实际的测试和提取模型参数的方法可能有问题,比如:LPNP的结构比较复杂,含有一个寄生的Substrate VPNP,而且Emitter/collector/Base区存在较严重的反偏隔离二极管漏电,因此仅从外部端口上看Beta=Ic/Ib的结构并不能反映本征的LPNP部分的器件特性,这个Beta=Ic/Ib结果中包含太多的其他寄生结构的影响。第二个原因:教科书上都说,LPNP的Beta是Ic的函数,并且同样工艺中所能做的最好的LPNP比NPN,在能达到的最大Beta值时的Ic_lpnp<<Ic_npn,所以很多时候可能LPNP的Ic设置得太大了,造成了有些高阶效应!

所以,对于LPNP的Beta参数的提取,个人觉得不能简单使用Beta=Ic/Ib这个公式,而是要按照大信号曲线拟合的原理,测试时最好用电流源偏置Ic,扫描Ic几个数量级的变化(最好是用Octave而不是线性或log方式)来测量Ib,而不是用电压源驱动线性扫描Vbe来测量Ic和Ib。
     用上述方法得到的较多的(Ic,Ib)测量数据点,绘制成Ic v.s. Ib的线性坐标图像,然后在线性坐标图像中找到最大的“近似直线的区域”:在此区域中求 Beta应该约=DeltaIc/DeltaIb。
     用这种方法也能够发现寄生的器件或高阶效应随着Ic过大或过小,Ic和Ib的函数关系偏离“线性特性”的直流大信号特性。
发表于 2013-2-14 22:49:59 | 显示全部楼层
顺便再提一点个人的理解:很多教科书上通常只对“本征的”器件部分进行详细介绍,但实际的集成电路工艺中几乎全部都有寄生结构和寄生器件。这些寄生的东西在某些条件下对“所谓的简单本征器件外部端口模型”的影响很少有教科书给予解释和分析,这是多数教科书的“通病”,当然教科书本书通常仅仅是给学生打基础的而不像“专著”或工程性的“百科全书”。

我曾经被一个n井CMOS工艺下的LDO设计中的PMOS器件的模型“愚弄”过,导致了项目流片失败。通常的工艺PDK中PMOS被建模为一个4端器件,其实nwell中的PMOS应该被建模为5端器件,nwell到Psubstrate的反偏隔离二极管通常被扔掉了,如果PMOS的Body与Source端连接在一起做PMOS型的“Source Follower”,如果没有这个Dnw_psub二极管,而且恰好这个PMOS “Source Follower”驱动了LDO的最大的功率PMOS "Pass Power Transistor”。导致LDO的零极点仿真完全错误,做出来功能都不正确!!!
发表于 2013-2-14 23:00:58 | 显示全部楼层


    应该还好吧
反偏diode的接电容一般小于栅电容,而且驱动管也会小于功率管

不过结电容的面积倒是大不少的说
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-18 23:36 , Processed in 0.035783 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表