在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2988|回复: 2

[求助] 怎么解决dc综合后的min_capacitance的violation

[复制链接]
发表于 2012-12-26 17:06:46 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
第一次遇到综合后出现 min_capacitance的violation,其中required/actual 都是0.00,但是还是报(VIOLATED:increased significant digits)的信息。
不是很明白,怎么fix呢,请大侠指点迷津。
发表于 2012-12-26 17:51:39 | 显示全部楼层
"increased significant digits":因为输出文件的小数点后面是有精度的(一般2位小数)。当几个数的第3位小数加的时候,就有可能向结果的第2位进位。这个就是这个意思。
比如:精度为3的计算:0.003 + 0.003 + 0.003 + 0.001 = 0.01.
如果精度为2的时候:0.003 + 0.003 + 0.003 + 0.001 = 0.00 + 0.00 + 0.00 + 0.00 = 0.0
可以提高DC/PT report时候的精度。有个变量控制的。
PS:这种violation很小,一般不管,由place&route解决。
 楼主| 发表于 2012-12-27 11:11:00 | 显示全部楼层
回复 2# asic_service


   谢谢,大概明白了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-19 09:01 , Processed in 0.014711 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表