在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2930|回复: 2

[求助] 信号的方向性

[复制链接]
发表于 2012-12-26 14:28:14 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我的gpio模块的PIO信号定义为inout类型,我的高四位为输入,低四位为输出,低四位输出到芯片外部,高四位通过gpio读其他模块的标志信号,但是编译老是报错,
u_gpioa: gpio  port map
      (clk_in   => clk_in,
       CS       => csa,
       WE       => wea,
       RD       => rda,
       datain   => ca,
       dataout  => tempa,
       adr      => adra,
       PIO      => PIOa
      );

    PIO<=PIOa(4 downto 0);
    PIOa(7)<=AFull_wire;
    PIOa(6)<=Full_wire;
    PIOa(5)<=b;
    PIOa(4)<=c;

Net "PIOa[7]" in work.top(behave) has mixed driver types, The conflicting connections are

@E: BN129 :"f:\lattice_pro\yg_pro\int_pro\all\all3_gpio\top.vhd":6:7:6:9|Net "PIOa[7]" in work.top(behave) has mixed driver types


因为我的高四位要做输入啊,难道赋值要颠倒吗??求解

发表于 2012-12-26 19:34:25 | 显示全部楼层
VHDL不懂啊
发表于 2012-12-28 22:05:04 | 显示全部楼层
回复 1# 574920045


   你至少要加个高阻态吧
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-11 15:34 , Processed in 0.051825 second(s), 12 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表