12bit 100MHz pipelined ADC设计直播

Joychip20211202 · 发表于 2022-10-11 18:12:56

CmosLgh 发表于 2021-8-1 10:26
好帖，我也要做个ADC，谢谢楼主能否发个完整的电路图呢

也想要个完整电路图来学习学习工作原理等等，好期待大神们能分享下

EchoEchoEcho · 发表于 2023-3-23 18:33:58

感谢分享

aimu_wl · 发表于 2023-6-24 16:59:08

MARK~

CITYHUNTERBXD · 发表于 2023-6-26 15:41:19

mark一下·

爱学习的小居居 · 发表于 2023-8-3 16:05:54

学习学习

magimother00 · 发表于 2023-9-22 15:04:37

感谢大佬

zay19981227 · 发表于 2023-10-25 14:05:22

有没有pipeline adc 交流群啊，带带我

dym6310 · 发表于 2023-11-25 22:57:30

:)!!!!!!!!!!!!!!

Gatsby0720 · 发表于 2025-3-26 16:51:35

对于MDAC中运放的误差限制是以拼接处的DNL为限制进行计算的，那么对于采样保持电路的运放（SHA）应该以什么为限制呢？个人认为SHA增益低一些好像只会引起增益误差（带宽不够可能还会引起非线性），但是一般ADC的增益误差要求都比较低，对标芯片的增益误差指标只有0.5%。所以SHA指标的量化标准应该是什么呢？

pinkoman · 发表于 2025-4-29 20:22:27

學習了

账号		自动登录	找回密码
密码			注册

[原创] 12bit 100MHz pipelined ADC设计直播

浏览过的版块

站长推荐 /3