为什么画版图时多打孔可以减小接触电阻

njupt0804 · 发表于 2012-12-14 21:52:06

您需要登录才可以下载或查看，没有账号？注册

x

为什么画版图时多打孔可以减小接触电阻

njupt0804 · 发表于 2012-12-14 21:56:15

我抛砖先啊是不是多打孔把电阻分成若干个小电阻并联减小了接触电阻

C_J_Guo · 发表于 2012-12-16 23:18:18

通道多了电流流的自然更快更顺畅。

jiesime · 发表于 2012-12-17 11:53:36

回复 1# njupt0804

相当于多个VIA并联呀，VIA的电阻就是寄生的接触电阻，多打孔就相当于增加多个VIA孔，电阻越并越小。

qiaqianvwu · 发表于 2012-12-18 15:05:53

因为CONT和VIA是通过欧姆接触实现两层的互联，但是他们的方块阻值相对较大，几欧到几十欧不等，多打孔相当于很多电阻并联，自然接触电阻就小了

wanbin12 · 发表于 2012-12-19 20:36:59

楼上正解, 过孔相当于并联到地

njupt0804 · 发表于 2012-12-22 11:00:37

感谢你们的回答我的一个老师说晓得接触孔的膨胀系数小，从这个方面考虑我一直想不通，工艺上的！！！！

chongzi_33 · 发表于 2012-12-22 18:17:03

减小电阻，增加电流能力

zcjzcj11 · 发表于 2012-12-22 19:25:21

学习了

atylon · 发表于 2012-12-28 09:48:02

多打小孔是为了解决打一个大孔所带来的应力问题

[求助] 为什么画版图时多打孔可以减小接触电阻