设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout讨论区 › 为什么画版图时 多打孔可以减小接触电阻 ...
12
返回列表 发新帖
楼主: njupt0804

[求助] 为什么画版图时 多打孔可以减小接触电阻

[复制链接]
simonlayout
发表于 2012-12-29 10:35:44 | 显示全部楼层
孔也是有电阻的 而且很大，打的孔越多 电阻越小
回复 支持 反对

举报

zhouyunye195
发表于 2013-1-2 15:00:54 | 显示全部楼层
多个孔就相当于并联的关系，所以孔越多电阻就越小。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

sun19980527
发表于 2022-10-12 10:38:01 | 显示全部楼层
学习了
回复 支持 反对

举报

@@@12
发表于 2022-10-12 16:23:14 | 显示全部楼层
增加电流能力  多打孔
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

note30933
发表于 2022-10-12 16:31:45 | 显示全部楼层
顶一下
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

木子李木子
发表于 2022-10-14 17:19:47 | 显示全部楼层
学习了
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

policectsu
发表于 2022-10-16 13:33:02 | 显示全部楼层
并联的关系
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-30 14:26 , Processed in 0.017395 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表