verilog 的I2C master模型

icwangrui · 发表于 2014-9-2 19:03:13

非常感谢，正急着用呢

ralphtw · 发表于 2014-10-22 14:41:44

workable ??!

hjacky2010 · 发表于 2018-1-6 14:28:45

就一个testbench，还是verilog based。

zehcoolb · 发表于 2018-1-10 13:28:18

多谢楼主。。。好东西

ikanbilis · 发表于 2018-1-19 11:54:02

回复 1# jianway123

thanks for sharing

lling65 · 发表于 2018-6-26 16:29:44

楼主发的这个啊

lling65 · 发表于 2018-6-26 16:33:16

用verilog写的testbench

uiwjyb · 发表于 2018-7-2 21:07:42

回复 1# jianway123

话说为啥要分成两个文件？不一样吗？

dexterous · 发表于 2018-7-8 08:31:48

thanks for sharing

icwangrui · 发表于 2019-1-3 13:24:57

谢谢分享

账号		自动登录	找回密码
密码			注册

[原创] verilog 的I2C master模型