设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › SOC设计论坛 › SOC资料区 › verilog 的I2C master模型

123 / 3 页下一页

发新帖

楼主: jianway123

[原创] verilog 的I2C master模型

发表于 2014-9-2 19:03:13 | 显示全部楼层

非常感谢，正急着用呢

回复支持反对

发表于 2014-10-22 14:41:44 | 显示全部楼层

workable ??!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-1-6 14:28:45 | 显示全部楼层

就一个testbench，还是verilog based。

回复支持反对

发表于 2018-1-10 13:28:18 | 显示全部楼层

多谢楼主。。。好东西

回复支持反对

发表于 2018-1-19 11:54:02 | 显示全部楼层

回复 1# jianway123

thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-6-26 16:29:44 | 显示全部楼层

楼主发的这个啊

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-6-26 16:33:16 | 显示全部楼层

用verilog写的testbench

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-7-2 21:07:42 | 显示全部楼层

回复 1# jianway123

话说为啥要分成两个文件？不一样吗？

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-7-8 08:31:48 | 显示全部楼层

thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2019-1-3 13:24:57 | 显示全部楼层

谢谢分享

回复支持反对

123 / 3 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-21 10:38 , Processed in 0.020684 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表